⑫ 公 開 特 許 公 報 (A)

昭64-54813

⑤Int Cl.⁴

識別記号

厅内整理番号

❸公開 昭和64年(1989)3月2日

H 03 K 17/687 H 03 F 1/02 H 03 K 17/693 A-7190-5 J 7827-5 J

E-7190-5J A-8326-5J

審査請求 未請求 発明の数 1 (全6頁)

毎発明の名称

制御回路

②特 願 昭62-210126

20出 願 昭62(1987)8月26日

⑫発 明 者 米 谷

浩 幸

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内

母発明者 渡辺

一 雄

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

⑪出 頤 人 株式会社日立製作所

19/00

東京都千代田区神田駿河台4丁目6番地

人 日立マイクロコンピュ ータエンジニアリング 東京都小平市上水本町1479番地

株式会社

砂代 理 人 弁理士 小川 勝男

外1名

明 細 啓

1. 発明の名称

頣

①出

制御回路

- 2. 特許請求の範囲
 - 1. 制御信号のレベル変化に対応して定電圧出力 を得るCMOSインパータと、上記定電圧出力 をパイアス電圧とし導通時において負荷回路の 定電流経路を形成し、非導通時において定電流 経路を遮断するMOSFETからなるスイッチ ング案子と、をそれぞれ具備したことを特徴と する制御回路。
- 3. 発明の詳細な説明

〔産薬上の利用分野〕

本発明は、電子機器の低消費電力化を図る際に 用いて好適な制御回路に関する。

〔従来の技術〕 .

現在のアナログ回路の多くは、パイポーラトランジスタによって構成されているのが実状である。 しかしパイポーラトランジスタは、消費収力が大である、という問題点を有している。一方、CM OS (Complementary Metal Oxide Semiconductor) については、「CMOSデバイス徹底入門」(1982年3月10日4版発行、発行所産報出版株式会社、P16)に示す如く、消費電力が小さいことが記載されている。その概要は、入力電圧がOV(Oレベル)のときも、VDD(1レベル)のときも何れか一方のMOST(MOSトランジスタ)がオン、他方のMOSTがオフするので消費電力は理想的に等となる、というものである。

上記の如き利点が背景になって、アナログ・ディジタル混合ICが開発されているが、英に低消費電力をすすめるにはアナログ回路をCMOSで 構成する必要がある。

本発明者等は、上述の如き技術的動向にかんが み、アナログ回路の低消費は力化について検討し た。以下は公知とされた技術ではないが、本発明 者によって検討された技術であり、その概要は次 のとおりである。

[発明が解決しようとする問題点]

73420030 引用例: 公知例:子母器では、非動作モードがある場合。

回路不動作時における無駄な消費電力を低減するためには、定電流回路をCMOSにて構成するとともに、定電流回路自体を不動作にする制御回路が必要になる。

本発明者等は、上記制御回路をCMOSにて存成すれば、更に消費性力の低減化が図れるのではないかと考え検討をすすめ、本発明を提案するに至った。

本発明の目的は、定電流回路の消費電力を低波 し得る制御回路を提供することにある。

本発明の上記ならびにその他の目的と新規な好 改は、本明細巻の記述および忝付図面から明らか になるであろう。

[問題点を解決するための手段]

本類において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりであ

なお、第1図は上記制御回路の回路図である。 制御回路1は、PチャネルのMOSFETM,、 NチャネルのMOSFETM,によって構成され たCMOSインバータAと、スイッチング架子で あるMOSFETM,によって構成されている。 端子T,に供給される制御信号Iがローレベルの とき、PチャネルのMOSFETM,がオンにな り、出力負荷容量C₁を充電する。またNチャネ ルのMOSFETM,はオフになる。

端子T。には、インパータ出力としてパイアス 電圧 VBが表われ、MOSFETM、はそのVGS ーIDS 特性により、ドレイン・ソース間に定電流 I。を通過せしめる。この際、MOSFETM、 のゲートGには電流が流れず、消費は力の点でパ イポーラトランジスタに比較し極めて有利である。

一方、制御信号Iがハイレベルに変化すると、 MOSFETM,がオフ、MOSFETM,がオン状態に動作し、出力負荷容量Cuを放信せしめる。この場合、端子T,のインパータ出力はGN Dレベルになり、MOSFETM,はオフになる。 る。

すなわち、制御信号に対応して定電圧出力を発生し、かつ遮断する低消疫位力のCMOSインパータと、上記定電圧出力をパイアス電圧として動作し、定電流回路となる低消費電力の、即ち入力インピーダンスが高いMOSFETスイッチング器子とにより制御回路を構成したものである。
〔作用〕

上記した手段によれば、CMOSインパータ出力の論理。HIGH "時に出力負荷容量に充電電流が流れ、"LOW"時に放電電流が流れるものの、定常状態では消貨電力が等とみなし得る程小であり、MOSFETスイッチング素子も電圧駆動されるので、消費電力は極めて小になる。

依って、低消災電力の定電流を得るとともに定 電流回路の消費電力を低減する、という本発明の 目的を達成することができる。

〔 実施例-1〕

以下、第1図を参照して本発明を適用した制御 回路の第1実施例を説明する。

従って、ドレイン・ソース間の電流経路が遮断され、定電流 I 。も遮断される。

上記定電流 I。は、負荷回路の駆動電流として 利用されるので、定電流の遮断は負荷回路の動作 停止となり、消費電力の低減が促進される。

上記突施例に示した制御回路は、下記の効果を 奏する。

- (1) CMOSインバータによりMOSFETで構成されたスイッチング案子を動作せしめ、負荷を駆動するための定量流経路を形成することにより、スイッチング案子が電圧駆動であるため低消費電力で定量流を得る、という効果が得られる。
- (2) CMOSインバータによりMOSFETで構成されたスイッチング案子をオフとなし、負荷を駆動するための定電流経路を遮断せしめるので、 負荷回路を動作不能となすとともに負荷回路、スイッチング案子の消貨電力を零にすることができる。
- (3) CMOSインパータは出力負荷容量 Ci の充 電完了後、又は放電記了後においても電流が流れ

73420030 引用例・公知例 前費電力を低波するうえで有利である。

(4) 回路構成が簡単であるため、IC化が容易になる。(従来のインパータセルの関源ラインを変更するだけでよい。)

〔突施例-2〕

次に、第2図を参照して本発明の第2契施例を 説明する。

なお、本突施例は第1 契施例で示した制御回路 を増幅回路に適用したものであり、制御回路1 に ついては共通の符号を付すものとする。

2は差動増幅器であり、NチャネルのMOSFETM,,,M,,によって入力信号 Vin の差動増幅を行うものである。また、PチャネルのMOSFETM,,M,,はカレントミラー回路を構成し、差動増幅器の能動負荷として設けられている。なお、NチャネルのMOSFETM,,については回路動作とともに説明する。

3はレベルシフタであり、NチャネルのMOS FETM₁₈ 、M₁₇はソースフォロワに構成され、 レベルシフト動作を行うものである。

出力回路4におけるMOSFETMioがオン状態に動作すると、出力負荷容量 Ciから電流吸い込みを行う。そして、出力負荷容量 Ciの放電を完了した時点でオフ状態になる。

この時点で、上記増幅回路の消費電力はまった く等になり、増幅動作も行われない。

制御電紙Iがローレベルに変化した場合は、制御国路1が上記のように動作してMOSFETM.、M.,がオン状態に動作する。従って、定電流I。の電流経路が形成され、運動増幅器2が動作可能になる。また、MOSFETM.,もオフになり、MOSFETM.,・M.,が負荷として動作可能になり、入力信号 Vin の増幅動作が行われる。

出力電圧V。がMOSFETMIのゲートに供給され、更にシフトダウンされてMOSFETMIのゲートに供給される。従って、出力電圧V。のレベル変化に対応して、出力負荷容量CLの充電及び放電が行われるようになり、通常の増幅動作が行われる。

本実施例に示した増幅回路は、下記の効果を奏

4は出力回路であり、PチャネルのMOSFE TM₁₀、NチャネルのMOSFETM₁₀とともに ブッシュブル出力回路を構成する。

上記増幅回路において、制御信号Iがハイレベルのとき、MOSFETM、がオフになって定電流I。の電流経路が形成されない。従って差動増幅器2は非動作になり、仮りに入力信号 Vin が供給されつづけていても増幅動作は行われない。制御回路Iのインバータ出力も得られず、レベルンフタ3におけるMOSFETMIがオフになり、出力回路4におけるMOSFETMI。がオンになる。

一方、NチャネルのMOSFETMisは、制御信号Iによってオン状態に動作するので、レベルシフタ3におけるMOSFETMisがオン状態に動作しようとするが、MOSFETMiがオフのためオン状態に動作できない。更に、上記MOSFETMisがオンになる。

する。

(5) 上記制御回路により差動増幅器を駆動する定 電流の供給と遮断を制御し、かつMOSFETで 構成された出力回路をも非動作になすように構成 したので、差動増幅器,出力回路を含む増幅回路 の全体の通電が阻止され、消費電力の大幅な低減 が可能になる。

〔災施例~3〕

次に、第3図を参照して本発明の第3実施例を 説明する。

なお、本実施例は上記制御回路を応用した増収 回路の他の形態を示するのであり、上記同様の回 路動作をなす部分には同一の符号を付するのとす る。

本実施例において、カレントミラー回路5は新たに付加された差動増幅器6の駆動を制御するものであり、制御回路には差動増幅器2の駆動を制御するMOSFETM₂₄が付加されている。

制御信号Iがハイレベルのとき、MOSFET Ms, Misがともにオフになり、定似流I。のは 73420030 引用例:公知例 断される。故に、整動増幅器2が非動 ・作になるとともに、MOSFETM:,, M::で構 ・ 成されたカレントミラー回路5も非動作になる。 この結果、MOSFETM: から差動増幅器6に 供給されていた定じ流 I。 も運断され、差動増幅 器6も非動作になる。

> しかし、制御信号IによってMOSFETM_I。 はオン状態になり、MOSFETM_I。のゲートを ハイレベルにする。MOSFETM_I。はPチャネ ルになるからオフになり、出力負荷容益 C_L の充 電を停止する。

> 一方、差動増幅器6におけるNチャネルのMOSFETM:。もオンになり、MOSFETM:。のゲートをローレベルになす。この結果、第3図に示す増幅回路はまったく非動作になり、何れの回路プロックにも通覚されないので、消費能力は等になる。

制御信号Iがローレベルのとき、制御回路1に おけるMOSFETM:, Mitが何れもオン状態 になる。従ってカレントミラー回路5については

以上に、本発明者等によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に設定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、CMOSインパータによって駆動されるスイッチング案子は、上記各実施例に示す如く 1 個あるいは 2 個に限定されず、更に多数にして もよい。

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である増幅回路に適用した場合について説明したが、それに限定されるものではなく、演算増幅器、電圧増幅器に利用することができる。本発明は電源にバッテリーを使用する電子機器の省エネルギー対策として広く利用することができる。

[発明の効果]

本願において臨示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

定電流 I。の電流経路が形成され、差跡増幅器 6 に定電流 I。'を供給する。

また、MOSFETM: がオン状態になることによって、差動増幅器2の定電旋経路が形成され、動作可能になる。更に、MOSFETM: , M: は何れもオフになる。

入力信号 Vin は、上記差動増幅器 2 ,6 に共通に供給されているので、交互にレベル変化する出力電圧 V。, V。'が得られ、出力回路 4 を駆動する。この結果、MOSFET Min ,Min によって出力負荷容量 Ct. の充電及び放電が行われ、通常の増額動作が行われる。

本実施例に示した増幅回路は、上記各実施例に 示した効果を奏するうえに、下記の効果をも奏す る。

(6) 制御回路を構成するCMOSインパータの出力端子に複数のスイッチング案子を設けることにより、複数の負荷回路に対し定電流の駆動、遮断を制御することができ、制御回路の利用範囲が拡大される。

すなわち、制御信号により駆動され定電圧出力及び、GNDレベルの発生を行う低消費電力のCMOSインパータと、上記定電圧出力をパイアス電圧として定電流を得るとともに、GND出力に対応して定電流を逃断する低消費電力のMOSFETからなるスイッチング素子とにより制御回路を構成し、負荷回路を動作せしめる定電流の供給及び適断を制御するものである。依つできるうえに、負荷回路非動作時には負荷回路はもとより定電流回路自体の消費性力を削減することができる。

4. 図面の簡単な説明

第1図は本発明を適用した制御回路の第1契施 例を示す回路図、

第2図は本発明の第2英施例を示す増幅回路の 回路図、

第3図は本発明の第3叉施例を示す均幅回路の 回路図をそれぞれ示すものである。


1…制御回断、2,6…蓮動増幅器、3…レベ

第 1 図

73420030 引用例・公知例、4 ··· 出力回路、5 ··· カレントミラー回
、 * 路、A ··· C M O S ィンパータ、M₁ ~ M₁, ··· M O
** S F E T 、 C_L ··· 出力負荷容量、 V_B ··· パイナス
電圧、 I_o , I_o * ··· 定電硫、 V_{in} ··· 入力信号。

代理人 弁理士 小川 勝 男人





1 — 制御回路 A — CMOS1>バ-9 M,~M3 — MOSFET C1 — 出力負荷容量 I — 削御信号 VB — バイアス電圧

j IC BEST AVAILABLE COPY

第 3 2

